vssseg4e64.v：固定步长分段存储

vssseg4e64 是 RISC-V V 1.0 的固定步长分段存储指令。不同操作数后缀属于同一助记符并集中列在本页。

操作码

V 1.0 · 见官方编码表

指令集

RISC-V V 1.0

英文全称

vssseg4e64.v：固定步长分段存储

参考资料

RISC-V V 1.0 ↗

页码

01vssseg4e64.v 02vs3, (rs1), rs2, vm

01

指令助记符vssseg4e64.vmnemonic

vssseg4e64.v：固定步长分段存储

02

操作数vs3, (rs1), rs2, vmdestination

该形式的操作数顺序；其他形式见下表。

VSSSEG4E64 · REGISTER OPERATIONRISCV · MEMORY

VLEN单个物理向量寄存器位数128256512SEW每个向量元素的位数8163264LMUL一个逻辑寄存器组占用的寄存器数mf8mf4mf2m1m2m4m8vl本次执行的活动元素数量源寄存器来源寄存器组起始编号目标寄存器目标寄存器组起始编号尾部策略vl 以后的目标元素处理方式tu · 保持ta · agnostic

VLMAXLMUL × VLEN ÷ SEW

16

vs2 · v8第一来源

v8[511:0]

vs2[15]16SEW=32

vs2[14]15SEW=32

vs2[13]14SEW=32

vs2[12]13SEW=32

vs2[11]12SEW=32

vs2[10]11SEW=32

vs2[9]10SEW=32

vs2[8]9SEW=32

vs2[7]8SEW=32

vs2[6]7SEW=32

vs2[5]6SEW=32

vs2[4]5SEW=32

vs2[3]4SEW=32

vs2[2]3SEW=32

vs2[1]2SEW=32

vs2[0]1SEW=32

vd · v0（结果）memory

v0[511:0]

vd[15]16memory

vd[14]15memory

vd[13]14memory

vd[12]13memory

vd[11]12memory

vd[10]11memory

vd[9]10memory

vd[8]9memory

vd[7]8memory

vd[6]7memory

vd[5]6memory

vd[4]5memory

vd[3]4memory

vd[2]3memory

vd[1]2memory

vd[0]1memory

每个圆球代表一个完整元素强调背景：目标写入高索引在左、低索引在右

指令形式

语法	说明
vssseg4e64.v vs3, (rs1), rs2, vm	RISC-V V 1.0 规范形式

元素语义

元素 0 位于寄存器组最低 SEW 位；活动 body 元素按 memory 类语义处理。VLMAX = LMUL × VLEN / SEW，实际写入范围由 vstart、vl、执行掩码和尾部策略共同决定。

注意点

修改的寄存器与状态

加载形式写目标向量寄存器，存储形式写内存；基址、步长、索引和来源寄存器保持不变。正常完成后 vstart=0，异常时可按规范从 vstart 重启。

内存对齐

V 1.0 不统一要求自然对齐；地址仍须满足执行环境对相应元素访问的支持并可访问完整元素。

示例

vsetvli t0, a0, e64, m1, tu, mu
vssseg4e64.v v0, (a1), a2

参考

• RISC-V “V” Standard Extension for Vector Operations, Version 1.0