z8z6

简体中文

English

简体中文

English

外观

vfslide1up：插入浮点标量并向上滑动一格 ​

vfslide1up.vf vd, vs2, rs1, vm 固定滑动一个元素，并从寄存器标量向空出的边界位置插入一个值。

操作码
OP-V · funct6=001110
指令集
RISC-V V 1.0
英文全称
Vector Floating-Point Slide One Up
参考资料
RISC-V V 1.0
页码
01vfslide1up.vf02vd, vs2, rs1, vm
01
指令助记符vfslide1up.vfmnemonic

向高索引滑动一格并在元素 0 插入浮点标量。

02
操作数vd, vs2, rs1, vmdestination

目标、向量来源、浮点标量来源与可选执行掩码。

RVV REGISTER OPERATIONSLIDE1 UP
VLMAXLMUL × VLEN ÷ SEW；派生值，不能直接设置16 个元素
插入值=99（f[rs1]）
vd · v0–v1–v2–v3（初值）写入前的目标寄存器组
v3[511:384]v2[383:256]v1[255:128]v0[127:0]
vd[15]32SEW=32
vd[14]31SEW=32
vd[13]30SEW=32
vd[12]29SEW=32
vd[11]28SEW=32
vd[10]27SEW=32
vd[9]26SEW=32
vd[8]25SEW=32
vd[7]24SEW=32
vd[6]23SEW=32
vd[5]22SEW=32
vd[4]21SEW=32
vd[3]20SEW=32
vd[2]19SEW=32
vd[1]18SEW=32
vd[0]17SEW=32
vs2 · v8–v9–v10–v11512 BITS / REGISTER GROUP
v11[511:384]v10[383:256]v9[255:128]v8[127:0]
vs2[15]16SEW=32
vs2[14]15SEW=32
vs2[13]14SEW=32
vs2[12]13SEW=32
vs2[11]12SEW=32
vs2[10]11SEW=32
vs2[9]10SEW=32
vs2[8]9SEW=32
vs2[7]8SEW=32
vs2[6]7SEW=32
vs2[5]6SEW=32
vs2[4]5SEW=32
vs2[3]4SEW=32
vs2[2]3SEW=32
vs2[1]2SEW=32
vs2[0]1SEW=32
vs2[8] → vd[9]vs2[7] → vd[8]vs2[6] → vd[7]vs2[5] → vd[6]vs2[4] → vd[5]vs2[3] → vd[4]vs2[2] → vd[3]vs2[1] → vd[2]vs2[0] → vd[1]
vd · v0–v1–v2–v3（结果）目标索引增大
v3[511:384]v2[383:256]v1[255:128]v0[127:0]
vd[15]32tail 保持
vd[14]31tail 保持
vd[13]30tail 保持
vd[12]29tail 保持
vd[11]28tail 保持
vd[10]27tail 保持
vd[9]9vs2[8]
vd[8]8vs2[7]
vd[7]7vs2[6]
vd[6]6vs2[5]
vd[5]5vs2[4]
vd[4]4vs2[3]
vd[3]3vs2[2]
vd[2]2vs2[1]
vd[1]1vs2[0]
vd[0]99f[rs1]
body：执行并写入强调背景：本次操作写入tail：tu 下保持旧值图中高索引在左、低索引在右

元素语义 ​

text
vd[0] = f[rs1]; vd[i] = vs2[i - 1] for i > 0

元素 0 位于最低 SEW 位。仅修改 vstart 到 vl-1 的活动目标元素；来源与标量寄存器保持不变，尾部遵循 vta，被掩码元素遵循 vma，正常完成后 vstart=0。向上形式禁止目标组与来源组重叠；向下形式遵循规范规定的安全重叠约束。

该指令不访问内存，没有内存对齐要求。浮点标量按位传送，不执行浮点运算，因此不累积 fflags。

示例 ​

asm
vsetvli t0, a0, e32, m4, tu, mu
vfslide1up.vf v0, v8, fa0

参考 ​

SIGNAL MAINTAINED · BUILT FROM MARKDOWN

© z8z6 · cxxcxx.com