VFNMSUB132SDmnemonicVFNMSUB132SD 的 FMA 编码。
VFNMSUB132SD 属于 FMA 的 arithmetic 类 SIMD 指令。传统、VEX 与 EVEX 形式如共享该助记符,会集中列在本页。
VFNMSUB132SD 02xmm, xmm, xmmVFNMSUB132SDmnemonicVFNMSUB132SD 的 FMA 编码。
xmm, xmm, xmmdestinationIntel 官方资料列出的一个操作数形式;全部形式见下表。
[255:0][255:0][255:0]| 语法 | 说明 |
|---|---|
VFNMSUB132SD xmm {k}, xmm, xmm | Intel 官方操作数形式 |
VFNMSUB132SD xmm {k}, xmm, xmm {er} | Intel 官方操作数形式 |
VFNMSUB132SD xmm {z}, xmm, xmm | Intel 官方操作数形式 |
VFNMSUB132SD xmm {z}, xmm, xmm {er} | Intel 官方操作数形式 |
VFNMSUB132SD xmm, xmm, xmm | Intel 官方操作数形式 |
VFNMSUB132SD xmm, xmm, xmm {er} | Intel 官方操作数形式 |
操作数按 Intel SDM 中该编码规定的 packed 元素或低位标量解释。元素 0 位于向量寄存器最低有效位;128 位 lane 内行为与跨 lane 行为以具体形式为准。
显式目标寄存器或内存被写入,来源保持不变。传统双操作数形式可能覆盖第一来源;VEX/EVEX 非破坏性形式使用独立目标,并按编码规则清零有效宽度以上的目标位。EVEX 写掩码支持合并与 {z} 清零。
普通算术和转换内存来源通常没有额外自然对齐要求;名称为 aligned move 的形式以及部分非临时存储必须按 16、32 或 64 字节操作数宽度对齐。地址始终必须可访问完整操作数。
浮点运算可能依据 MXCSR、舍入控制和 SAE 累积浮点异常。 只有 Intel SDM 明确规定的比较、测试或字符串形式修改 EFLAGS/RFLAGS;其他形式不修改整数标志。
vfnmsub132sd xmm, xmm, xmm