vsetvl

vsetvl 使用 rs1 中的应用向量长度（AVL）和 rs2 中完整的 XLEN 位 vtype 值配置向量状态，常用于恢复先前保存的 vl 与 vtype。

操作码

OP-V · funct3=111

指令集

RISC-V V 1.0

英文全称

Vector Set Vector Length

参考资料

RISC-V V 1.0 ↗

页码

314

01vsetvl 02rd, 03rs1, 04rs2

01

指令助记符vsetvlmnemonic

用两个整数寄存器配置 vl 与完整 vtype。

02

新 vlrddestination

接收硬件选出的 vl；写 x0 可丢弃结果。

03

AVLrs1source

整数寄存器提供应用向量长度；x0 的特殊组合见下文。

04

完整 vtypers2source

整数寄存器提供全部 XLEN 位 vtype，常用于上下文恢复。

VSETVL · VECTOR CONFIGURATION32-BIT INSTRUCTION · XLEN-WIDE VTYPE

li x11, 0x12 vsetvl x5, x10, x11 # VLEN=128

SEWvtype[5:3] · 元素宽度e8e16e32e64LMULvtype[2:0] · 寄存器组倍率mf8 · 0.125mf4 · 0.25mf2 · 0.5m1 · 1m2 · 2m4 · 4m8 · 8尾部策略vtype[6] · vtatu · 0ta · 1掩码策略vtype[7] · vmamu · 0ma · 1rd接收新 vl 的整数寄存器编号rs1保存 AVL 的整数寄存器编号rs2保存完整 vtype 的整数寄存器编号

vtype[7:0]当前低 8 位结果

0b00010010 · 0x12

VLMAXLMUL × VLEN ÷ SEW（示例 VLEN=128）

16 个元素

32 位指令编码每个框说明相应位段的来源与作用

bit 31固定1

选择寄存器 vtype 形式

bit 30:25固定000000

vsetvl 的保留编码位，必须全为 0

bit 24:20rs201011

x11 提供完整 XLEN 位 vtype 值

bit 19:15rs101010

整数寄存器 x10 提供 AVL

bit 14:12funct3111

向量配置指令的固定功能码

bit 11:7rd00101

x5 接收新的 vl；rd=x0 时只更新 CSR

bit 6:0opcode1010111

OP-V 主操作码

写入 vtype 的每一位RV32 布局；RV64 仅将 vill 移到 bit 63

bit XLEN−1vill0

硬件接受配置时为 0；不支持任一位组合时置 1，并把其余位及 vl 清零。

bit XLEN−2:8reserved全 0

每一位都必须写 0；任一位非零都是不支持的 vtype。vsetvl 会检查 rs2 的全部 XLEN 位。

bit 7vma0

mu：被掩码元素保持旧值

bit 6vta0

tu：尾部元素保持旧值

bit 5vsew[2]0

与位 4、3 组成 vsew=010，选择 SEW=32

bit 4vsew[1]1

与位 5、3 共同编码元素宽度 SEW=32

bit 3vsew[0]0

与位 5、4 共同编码元素宽度 SEW=32

bit 2vlmul[2]0

与位 1、0 组成 vlmul=010，选择 m4 · 4

bit 1vlmul[1]1

与位 2、0 共同编码 m4 · 4

bit 0vlmul[0]0

与位 2、1 共同编码 m4 · 4

修改选项后，编码位与含义同步更新vl 由 AVL、VLMAX 与规范约束共同确定，并写入 rd配置指令不读写向量寄存器元素

指令形式

语法	说明
vsetvl rd, rs1, rs2	x[rs1] 提供 AVL，x[rs2] 提供完整 vtype

配置语义

VLMAX = LMUL × VLEN / SEW。硬件依据 x[rs1] 中的 AVL、VLMAX 和规范约束选择新 vl，成功执行后 x[rd] = vl。rs1=x0 时的 AVL 特殊组合与 vsetvli 相同。

x[rs2] 的全部 XLEN 位都会被检查：vtype[XLEN-1] 是 vill，XLEN-2:8 是必须为零的保留位，位 7 是 vma，位 6 是 vta，位 5:3 是 vsew，位 2:0 是 vlmul。上方演示以合法配置逐位显示其含义。

语义伪代码

VSETVLRISC-V V 1.0 · PSEUDOCODE

AVL = (rs1 == x0) ? special_AVL_rule(rd, old_vl) : x[rs1]
requested_vtype = x[rs2]
(vl, vtype) = select_vl_and_validate_vtype(AVL, requested_vtype)
x[rd] = vl                 # rd=x0 discards this write
vstart = 0

agnostic 表示规范允许保留旧值或写全 1；辅助函数名称直接表达其规范动作。

注意点

修改的寄存器与状态

指令写入 vl、vtype 和整数目标 rd，并在成功结束时把 vstart 清零；rs1、rs2、向量寄存器、fflags、vxrm 与 vxsat 保持不变。配置指令不使用执行掩码，也不直接改写任何尾部或被掩码的向量元素。

若 rs2 任一位形成实现不支持的 vtype，硬件令 vtype.vill=1、其余 vtype 位为零，并令 vl=0。

内存对齐

不访问数据内存，因此没有内存对齐要求。

示例

csrr t1, vtype       # 保存的 vtype
vsetvl t0, a0, t1    # AVL=a0，恢复完整 vtype，t0 得到新 vl

参考

• RISC-V “V” Standard Extension for Vector Operations, Version 1.0